摘 要：为估计环路滤波器对锁相频率合成器输出相位噪声的贡献，建立了一种常用的有源差分环路滤波器噪声模型，并推导出滤波器中各噪声源贡献的噪声的理论公式。针对一实际滤波器贡献的相位噪声进行理论计算，考虑了滤波器中运放的非理想特性后，对滤波器中各个噪声源贡献的相位噪声进行了仿真。通过理论结果和仿真结果对比，得出理论公式对实际环路滤波器噪声进行了很好的估计。最后给出环路滤波器设计时在噪声性能方面的考虑。
关键词：频率合成器； 锁相环； 有源环路滤波器； 相位噪声
中图分类号：TN713-34 文献标识码：A 文章编号：1004-373X(2011)21-0193-03
Noise Analysis and Simulation of PLL Loop Filter
JIN Yu-lin, SHE Shi-gang, ZHOU Yi,BAO Ling
(Lanzhou Institute of Physics， Lanzhou 730000, China)
Abstract：
It is necessary to accurate phase noise prediction of synthesizer for loop filter′s contribution, a noise model for loop filter that is used for differential output phase detector is built, and theoretical formula of the output phase noise contribution from each noise source in loop filter is derived. Theoretical value of phase noise is calculated aimed at the contribution from a actual loop filter, and the phase noise is simulated after considered the actual character of op-amp. Comparing the theoretical value and simulated value, the noise of the actual loop filter can be estimated by theoretical formula, and some considerations of loop filter design about the noise performance are provided.
Keywords： frequency synthesizer; PLL; active loop filter; phase noise
锁相频率合成器其潜在的出色性能、相对简单性和低成本而被普遍使用［1］。随着科技的进步对频率合成的相位噪声要求越来越高，这使得锁相频率合成的环路滤波器贡献的输出相位噪声不能被忽略。随着低噪声运放器件的发展，有源环路滤波器得到了更为广泛的应用，而有源环路滤波器的问题主要集中在它本身带来的附加噪声将直接劣化PLL的相位噪声性能。
1 锁相倍频原理
一个整数倍频锁相环如图1所示［2-3］,由鉴相器(PD)、环路滤波器(LPF)、压控振荡器(VCO)和分频器(1/N)四部分组成，N为分频次数。当环路锁定时，输入PD的两路信号具有相同的频率和相位，所以锁相环输出的频率就是参考信号的N倍。图中θi(f)是锁相环输入参考信号的相位波动电压谱密度(单位：rad/Hz)，θo(f)是锁相环输出信号的相位波动电压谱密度(单位：rad/Hz)。
倍频锁相环的分析中常用到的闭环传递函数H(f)和误差传递函数E(f)的公式［1］为：
2 环路滤波器噪声模型建立
对图2所示的LPF进行噪声建模得到如图3所示的噪声模型，图中eR11,eR12,eR21,eR22,eR31,eR32分别是电阻R11,R12,R21,R22,R31,R32的热噪声，en是运放的等效输入电压噪声，in1和in2是等效输入电流噪声。
图2 环路滤波器
在图3所示的有源LPF噪声模型中考虑电阻的热噪声和运放的噪声，因为电抗不产生热噪声［5］，所以没考虑电容的噪声。
图3 环路滤波器的噪声模型
电阻的热噪声可以等效为一个理想的无噪声电阻串联一个电压源。一个阻值为R(单位：Ω)、绝对温度为T(单位：K)、电阻的噪声电压谱密度enR(单位：V/Hz)可表示为［6-7］：
式中:k=1.38×10－23 J/K为波尔兹曼常数。
运放的噪声等效为在一个理想的无噪声运放反相输入端串联一个噪声电压源即等效输入电压噪声en,同相和反相输入端到地分别串联一个噪声电流源，即等效输入电流噪声in1和in2［6］。运放噪声可看作是由白噪声(包括热噪声和散粒噪声)和1/f噪声(闪烁噪声)相加而成的。白噪声和1/f噪声交叉的频率叫做转角频率。en(f)(单位：V/Hz)和in(f)(单位：A/Hz)表示为［7-8］：
3.2 LPF各元件贡献噪声理论值计算
设计了一个采用图2 所示环路滤波器的10~320 MHz倍频锁相环。环路滤波器各元件值如表1所示，环路带宽为20 kHz，运放选用AD公司的OP27，运放的enw=3 nV/Hz,fce=2.7 Hz,inw=0.4 pA/Hz,fci=140 Hz。鉴相器增益KPD=0.43 V/rad,压控振荡器增益KVCO= 8.8×105 rad/s•V,分频次数为32。
3.3 LPF各元件贡献噪声ADS仿真
实际的运放是非理想的，上文提到的OP27，开环直流增益和共模抑制比为126 dB；输出阻抗为60 Ω；差模输入阻抗为4 MΩ；共模输入阻抗为2 GΩ；转换速率为2.8 V/μs；单位增益带宽为8 MHz。考虑OP27的非理想参数，采用LPF的其他参数和理论计算相同，用ADS软件对图2所示环路滤波器各元件对锁相环输出相位噪声的贡献进行仿真。仿真结果如图5所示，图中的曲线PN LPF,PN en,PN in,PN R1,PN R2,PN R3分别对应LLPF(f),Len(f),Lin1(f),LR11(f),LR21(f),LR31(f)的曲线。另外ADS软件仿真得出的R12,R22,R32，以及电流源in2贡献的相位噪声分别和R11,R21,R31,以及电流源in1贡献的相等，没画在图中。
比较图4和图5可以看出在环路带宽(20 kHz)内和环路带宽附近理论计算值对LPF在环路带宽附近和带宽内的相位噪声估计是准确的，环路滤波器的噪声主要由运放的等效输入电压噪声和电阻R2的噪声决定。在环路带宽外ADS仿真曲线比理论计算的曲线衰减得快，造成这种情况的主要原因是运放单位增益带宽只有8 MHz(ADS仿真时当把运放的单位增益带宽设成几千MHz，而其他参数不变时仿真的曲线和理论计算的曲线在环路带宽内和带宽外都很好的吻合)。由图4和图5可知在环路带宽附近的环路滤波器对锁相倍频电路的相位噪声恶化最严重。
图5 LPF对锁相环的L(f)贡献的ADS仿真
3.4 环路滤波器的设计在噪声性能方面的考虑
要使环路滤波器对输出信号相位噪声的恶化尽量的小，分析式(6)~式(10)和图4，图5可得设计环路滤波器应该注意以下几点：
(1) 选用KPD大的鉴相器和KVCO小的VCO可以减小环路滤波器贡献的噪声；
(2) 在环路滤波器设计时重点关注环路带宽附近相位噪声恶化的情况；
(3) 环路带宽频率附近使R2的热噪声电压谱密度小于运放电压噪声的1/2，使滤波器的噪声主要取决于运放的电压噪声；
(4) 尽量使环路带宽与R1C1乘积远小于1，否则会使环路带宽附近滤波器的噪声增大；
(5) 一般运放的选择只考虑电压噪声贡献的噪声，电流噪声的贡献噪声可以忽略，并选择电压噪声和电流噪声转折频率较低的运放；
(6) 选择的运放要有足够的单位增益带宽，一般大于10倍的环路带宽即可［10］，否则会使滤波器在环路带宽附近的噪声性能进一步恶化。
4 结 语
对于低噪声频率合成，LPF的设计必须考虑它的噪声特性，尤其是有源LPF，本文针对一种常用的有源环路滤波器，建立了噪声模型，对环路贡献的输出相位噪声进行了理论计算，并在考虑了运算放大器的一些非理想因素后在ADS软件中进行仿真。ADS软件仿真结果与理论计算在关键区域一致，得出的结果对实际低相位噪声锁相环电路设计提供了理论依据，具有指导意义。本文噪声分析的方法也适用于其他形式的有源和无源环路滤波器。
参考文献
［1］GARDNER Floyd M.锁相环技术［M］.姚剑清,译.3版.北京：人民邮电出版社，2007.
［2］费元春，苏广川，米红，等.宽带雷达信号产生技术［M］.北京：国防工业出版社，2002.
［3］［日］远坂俊昭.锁相环(PLL)电路设计与应用［M］.何希才，译.北京：科学出版社，2006.
［4］赵颖辉，袁安民，戚云军.一种基于PE3236的L波段频率合成器的设计与实现［J］.现代电子技术,2004，27(5)：52-53.
［5］［美］查理 V 弗格斯.电噪声手册［M］.张伦，李镇远，译.北京：计量出版社，1982.
［6］何峥嵘.运算放大器电路的噪声分析和设计［J］.微电子学，2006，36(6):148-153.
［7］严明，王斌，郝新超.低噪声运算放大电路的设计 \[C\]//中国宇航学会计量与测试专业委员会2006年学术交流会论文集.成都：\[出版者不详\],2006:13-18.
［8］夏振华.运算放大器电路噪声分析［C］//2008全国频率控制技术年会论文集.北京：\[出版者不详\],2008:69-72.
［9］白居宪.直接数字频率合成［M］.西安：西安交通大学出版社，2007.
［10］TOYAMA M, DOSHO S, YANAGISAWA N.A design of a compact 2 GHz-PLL with a new adaptive active loop filter circuit \[C\]// 2003 Symposium on VLSI Circuits Digest of Technical Papers. \[S.l.\]: \[s.n.\], 2003: 185-188.
作者简介：
金玉琳 男，1985年出生，在读硕士研究生。主要研究方向为频率合成技术。
佘世刚 男，1972年出生，高级工程师。主要研究方向为空间无线电技术、通信技术、星间测量技术等。
